Abordagem de baixo consumo para implementação de codificação Huffman

Neste artigo é apresentada a implementação de um circuito codificador e descodificador de Huffman com clock gated. O circuito de Huffman é projetado com clock gated uma vez que optimiza a dissipação de potência sem degradar o desempenho. Este artigo tem como objetivo implementar analisar e comparar os vários recursos de potência utilizando técnicas de clock gating para o desenho de Huffman numa biblioteca de 130 nm. A tecnologia utilizada neste trabalho é um circuito de relógio fechado que utiliza diferentes tipos de relógio fechado para obter o melhor desempenho para o projeto Huffman. O circuito de relógio fechado é utilizado para controlar o circuito codificador e descodificador. Os resultados do projeto mostram que a utilização da técnica de clock gating baseada em AND é melhor do que a técnica de clock gating baseada em latch. Reduz mais a potência e a área do que o clock gating baseado em latches. O projeto de Huffman proposto é implementado utilizando metodologias de projeto ASIC com uma biblioteca tecnológica de 130 nm. A arquitetura do projeto Huffman foi criada utilizando a linguagem Verilog HDL Quartus II 11.1 Web Edition (32-Bit). A simulação é efectuada utilizando o ModelSim-Altera10.0c (Quartus II 11.1) Starter Edition.