Analisi di varie strutture DCVSL e implementazione di un Full Adder

La logica DCVSL (Differential Cascode Voltage Switch Logic) è una tecnica di circuito CMOS che presenta potenziali vantaggi rispetto alla logica NAND/NOR convenzionale in termini di dissipazione di potenza ritardo del circuito densità del layout e flessibilità logica. In questo lavoro viene fornito un confronto dettagliato di tutte le strutture DCVSL compresa l'implementazione di un circuito Full Adder con l'aiuto di tali strutture DCVSL tra cui DCVSL statico DCVSL dinamico e DCVSL modificato. L'analisi delle prestazioni viene eseguita in tecnologia Cadence Virtuoso 90nm CMOS. L'analisi di tutte queste strutture DCVSL è seguita dall'implementazione del Full Adder. Gli addizionatori sono gli elementi costitutivi dei sistemi informatici. I sistemi informatici digitali utilizzano ampiamente le operazioni aritmetiche. L'addizione è un'operazione aritmetica necessaria che è anche la radice di operazioni aritmetiche come la moltiplicazione. Allo stesso modo aggiungendo un altro gate XOR la cella dell'addizionatore di base può essere modificata per funzionare come sottrattore che può essere utilizzato per la divisione. Pertanto la cella Full Adder a 1 bit è l'ultimo e semplice blocco di un'unità aritmetica di un sistema. Pertanto la cella Full Adder a 1 bit di base deve essere migliorata come le prestazioni dei circuiti digitali.