Análise de várias estruturas DCVSL e implementação de um somador completo

A lógica de comutação de tensão em cascata diferencial (DCVSL) é uma técnica de circuito CMOS que apresenta vantagens potenciais em relação à lógica NAND/NOR convencional em termos de dissipação de energia atraso do circuito densidade de disposição e flexibilidade lógica. Neste documento é apresentada uma comparação pormenorizada de todas as estruturas DCVSL incluindo a implementação do circuito Full Adder com a ajuda dessas estruturas DCVSL que inclui a DCVSL estática a DCVSL dinâmica e a DCVSL modificada. A análise do desempenho é efectuada na tecnologia CMOS de 90nm da Cadence Virtuoso. A análise de todas estas estruturas DCVSL é seguida da implementação do Full Adder. Os somadores são os blocos de construção dos sistemas informáticos. Os sistemas informáticos digitais utilizam amplamente operações aritméticas. A adição é uma operação aritmética necessária que é também a raiz de uma operação aritmética como a multiplicação. Do mesmo modo adicionando outra porta XOR a célula somadora de base pode ser modificada para funcionar como sub-trator que pode ser utilizado para a divisão. Por conseguinte a célula somadora de 1 bit é o bloco final e simples de uma unidade aritmética de um sistema. Assim a célula somadora básica de 1 bit deve ser melhorada tal como o desempenho dos circuitos digitais.