Arquitecturas aritméticas aproximadas eficientes em termos de área CMOS

A computação aproximada constitui uma solução alternativa para reduzir o consumo de energia dos actuais dispositivos de aplicação DSP de elevado desempenho. As técnicas convencionais de multiplicação e adição consomem muita energia. Neste resumo é explorada a conceção de unidades aritméticas aproximadas para aplicações de processamento de sinais. Em primeiro lugar propõe-se um somador aproximado alterando a lógica da célula somadora completa de base. A célula somadora proposta tem menos transístores do que uma abordagem semelhante recente. Em seguida é concebido um multiplicador aproximado com um erro baixo utilizando a deteção de um avanço e selecionando n/2 bits para uma entrada de n bits. O multiplicador aproximado de n/2 bits proposto tem um bom desempenho em termos de erro e de potência em comparação com uma abordagem semelhante recente. Em continuação as unidades aproximadas são implementadas numa unidade Multiplicar-Acumular (MAC). A unidade MAC aproximada proposta proporciona uma melhoria significativa em termos de potência área e atraso à custa de uma pequena degradação da precisão. Finalmente a unidade MAC proposta é implementada numa aplicação de filtragem para verificar a sua funcionalidade.