ASIC Implementação do Multiplicador Pezaris em Arquitecturas DIT FFT

Os multiplicadores com grande comprimento de bits têm um grande impacto no desempenho dos circuitos digitais em muitas aplicações como a criptografia o processamento de sinais digitais e o processamento de imagens. As performances de muitos problemas computacionais são frequentemente dominadas pela velocidade a que uma operação de multiplicação pode ser executada. Este livro dá uma breve visão geral de vários multiplicadores tais como Baugh Wooley Pezaris Array Booth multiplicadores Vedic e multiplicadores baseados em Compressores. O principal objectivo é comparar vários tipos de multiplicadores em termos de consumo de energia área e atraso. Estes conceitos de multiplicação assinados são implementados em Verilog HDL e implementados em Cadence RTL Compiler com tecnologia de 180nm.