Conception d'un additionneur à faible consommation pour VLSI

Ce travail propose un additionneur approximatif économe en énergie qui fournit une addition à faible consommation et à haute performance sans dégradation sévère de la qualité. L'additionneur proposé introduit une logique approximative efficace en termes de surface qui est utilisée pour additionner les bits les moins significatifs de l'additionneur. L'efficacité de l'additionneur est analysée par rapport aux additionneurs précis et approximatifs bien connus en mettant en œuvre Tanner et MATLAB. Les résultats de la simulation montrent que l'additionneur proposé est plus performant que l'additionneur existant et qu'il peut être appliqué efficacement aux applications qui peuvent tolérer une petite quantité d'erreurs.