Анализ различных структур DCVSL и реализация полного сумматора

Дифференциальная каскодная логика с переключением напряжения (DCVSL) - это технология КМОП-схем которая имеет потенциальные преимущества перед обычной логикой NAND/NOR с точки зрения рассеиваемой мощности задержки схемы плотности компоновки и гибкости логики. В данной работе приводится подробное сравнение всех структур DCVSL включая реализацию схемы полного сумматора с использованием этих структур DCVSL в том числе статической DCVSL динамической DCVSL и модифицированной DCVSL. Анализ производительности выполнен в Cadence Virtuoso по 90-нм КМОП-технологии. После анализа всех этих DCVSL-структур следует реализация полного сумматора. Аддеры являются строительными блоками в компьютерных системах. В цифровых компьютерных системах широко используются арифметические операции. Сложение - это необходимая арифметическая операция которая также является корнем для такой арифметической операции как умножение. Аналогично добавив еще один XOR-гейт базовая ячейка сумматора может быть модифицирована для работы в качестве субтрактора который может быть использован для деления. Таким образом 1-битная ячейка полного сумматора является конечным и простым блоком арифметического устройства системы. Поэтому базовая 1-битная ячейка полного сумматора должна быть улучшена как и производительность цифровых схем.