Energieeffiziente Designtechniken für FPGAs

In diesem Buch haben wir einen 64-Bit-Decoder einen IoT-fähigen Decoder (Internet of Things) einen energieeffizienten Ampelcontroller sensorbasierte automatische Barrieren an öffentlichen Bahnübergängen einen mobilen Ladungssensor mit LVCMOS-IO-Standard eine biomedizinische Armbanduhr einen Unicode-Leser für Griechisch Latein und Sindhi eine Digitaluhr und einen FIR-Filter mit Verilog entworfen. Dabei verwenden wir Designziel Kapazitätsskalierung Frequenzskalierung thermisch orientierten Designansatz Clock Gating Spannungsskalierung LVCMOS-IO-Standards HSTL-IO-Standards und SSTL-IO-Standards. Wir verwenden die neuesten Virtex-6- Kintex-7- und Artix-7-FPGAs auf Basis der 28-nm- und 40-nm-Technologie. Wir verwenden XPower Analyzer für die Leistungsabschätzung und Xilinx für die Simulation der Hardwarebeschreibungssprache. Zusammenfassend haben wir mehr als 10 verschiedene Schaltungen und 10 verschiedene energieeffiziente Techniken behandelt die Forschern und Lernenden helfen werden diese Techniken zu erlernen und in ihren eigenen Entwürfen anzuwenden um energieeffiziente Entwürfe mit Verilog zu erstellen.