Entwicklung eines integrierten Schaltkreises f��r den Algorithmus Polynomdivision

Studienarbeit aus dem Jahr 2010 im Fachbereich Elektrotechnik Note: 10 Technische Universität Dresden Sprache: Deutsch Abstract: Ziel des Praktikums ist die Realisierung einer algorithmischen Aufgabenstellung als integrierter Schaltkreis (engl. Integrated Circuit - IC). Der Entwurf und die Verifikation des Schaltkreises bzw. Prozessors erfolgt im ASIC (engl. Application Specific Integrated Circuit) mit Standardzellen in 0.35 µm CMOS-Technologie mit der EDA-Software CADENCE. Die Entscheidung für die numerische mathematische Rechenvorschrift fiel zu gunsten der Polynomdivision aus. Der Algorithmus führt mit einer zum Teil vorgegebenen Speicherbelegung Operationen durch und speichert das Ergebnis wieder im Hauptspeicher ab. Dabei wird ein vertiefender Einblick in den Entwurf komplexer VLSI-Schaltungen vermittelt. Der Entwurfsfluss (Designflow) erfolgt nach der Top-down Strategie. Das Top-Down-Design beginnt mit der Formulierung eines Überblicks über das System wobei Details zunächst vernachlässigt werden. Anschließend erfolgt die Unterteilung in Abschnitte wobei die gewünschte Funktionalität zunächst umgangssprachlich angegeben wird. Im Folgenden werden diese Abschnitte genauer ausformuliert bis schließlich die komplette detaillierte Spezifikation des Algorithmus erreicht ist. Bei der Top-Down-Methode liegt der Schwerpunkt auf Planung und Verständnis des Systems.