Obwody cyfrowe wykorzystujące techniki redukcji mocy upływu podprogowego

Liczne badania nad projektowaniem układów VLSI o niskim poborze mocy wzrosły wraz z rosnącym zapotrzebowaniem na przenośne urządzenia elektroniczne. Ze względu na zaawansowaną technologię układów scalonych minimalny rozmiar elementów obwodów VLSI stale się zmniejsza. Producenci układów VLSI skutecznie wykorzystują zalety możliwego zmniejszenia rozmiaru elementów poprzez skalowanie (zmniejszanie) istniejących projektów układów VLSI które są w stanie zwiększyć szybkość obwodu. Zmniejszenie geometrii tranzystora i liczba tranzystorów na pojedynczym chipie rośnie wykładniczo; zarządzanie energią w projektowaniu VLSI stało się kluczowe. Wyciek podprogowy jest głównym składnikiem wycieku mocy w obwodach VLSI. Wyciek ten należy zmniejszyć aby moc była obsługiwana w lepszy sposób. Techniki takie jak CMOS stos uśpienie i uśpienie są używane do kontrolowania wycieku podprogowego. Te efektywne techniki projektowania obwodów cyfrowych o niskim poborze mocy zmniejszają ogólne rozpraszanie mocy. Charakterystyki obwodów cyfrowych takich jak inwerter nand nor exclusive-or pół sumator i pół odejmator są analizowane i porównywane w różnych technologiach takich jak 45nm 120nm 180nm.