Optimierung von Leistung und Fläche in NoC durch maßgeschneiderte Partitionierung

NoC wurde zu einem neuen Paradigma das den SoC ablösen sollte da das bestehende busbasierte System nicht in der Lage war die Komplexität des SoCs zu bewältigen. Eine große Anzahl von Komponenten ist am On-Chip-Design beteiligt. Jede dieser Komponenten muss miteinander kommunizieren und ihre eigene Funktion erfüllen was sich auf die Skalierbarkeit und die Testbarkeit des SoCs im Allgemeinen auswirkt. In diesem Projekt werden die Hauptquellen des Energieverbrauchs in NoC-basierten Systemen analysiert. Es werden analytische Leistungsmodelle für globale Verbindungsverbindungen auf verschiedenen Abstraktionsebenen untersucht. Darüber hinaus werden Experimente zur Leistungsmessung für verschiedene Arten von n-Level-Netzwerken in Bezug auf die Fläche des NoC durchgeführt.