Optymalizacja wydajności w sieci na chipie

Rosnąca złożoność układów SoC (System-on-Chip) doprowadziła do wąskiego gardła systemu z powodu problemów ze skalowalnością systemu magistrali. Prowadzi to do spadku wydajności przyszłych układów SoC z bardziej złożonymi obwodami wewnątrz nich. Sieć na chipie (NoC) została zaproponowana jako jedno z rozwiązań mających na celu przezwyciężenie tych problemów zwłaszcza w odniesieniu do komunikacji między własnościami intelektualnymi (IP) w chipie. Podstawy projektowania NoC obejmują wybór topologii sieci a zatem konieczna jest optymalizacja wydajności aby zapewnić pełne wykorzystanie możliwości sieci. W związku z tym zaproponowano wielopoziomowe techniki partycjonowania sieci w celu uzyskania optymalnego projektu sieci w oparciu o jej wydajność. Wydajność sieci mierzona jest jej przepustowością średnim rozmiarem kolejki czasem oczekiwania i utratą danych. Technika ta jest stosowana w studium przypadku przy użyciu aplikacji wideo MPEG-4. Oczekuje się że proponowana technika zwiększy wydajność NoC.