Personalização em tempo de execução de CPUs de núcleo macio em FPGA

A utilização de processadores soft-core personalizados em que as instruções podem ser integradas num sistema em hardware de aplicação está a aumentar no domínio das FPGA (Field Programmable Gate Array). Especificamente a reconfiguração parcial em tempo de execução de FPGAs em processadores especializados para um determinado domínio pode ser muito benéfica. Neste relatório serão abordados o projeto e a implementação para a personalização de um processador MIPS de núcleo macio utilizando uma FPGA e a reconfiguração parcial (PR) da tecnologia FPGA para conseguir uma utilização eficiente dos recursos.