Projeto de somador de baixa potência para VLSI

Este trabalho propõe um somador aproximado eficiente em termos energéticos que proporciona uma adição de baixo consumo de energia e de elevado desempenho sem degradação grave da qualidade. O somador proposto introduz uma lógica aproximada eficiente em termos de área que é utilizada para somar os bits menos significativos do somador. A eficácia do somador é analisada em relação aos somadores exactos e aproximados bem conhecidos implementando-os em Tanner e MATLAB. O resultado da simulação mostra que o somador proposto tem um desempenho superior ao somador existente e pode ser efetivamente aplicado a aplicações que podem tolerar uma pequena quantidade de erro.