Realizzazione FPGA del rilevamento dei bordi con l'operatore di Sobel

Nel campo dell'ingegneria dove è richiesto un calcolo intensivo potrebbe non essere una buona opzione impiegare una CPU ingombrante per i calcoli. Perché utilizza molte più risorse per il calcolo e per altri scopi. In questi casi è possibile realizzare un hardware dedicato per soddisfare i requisiti. Tale hardware può essere realizzato su FPGA utilizzando HDL. In questo progetto viene proposta ad esempio un'applicazione di elaborazione delle immagini. Anche nel campo dell'elaborazione delle immagini il ruolo di FPGA è quello di fornire tempi di calcolo più rapidi. Inoltre il rilevamento dei bordi è un'esigenza fondamentale nel campo dell'elaborazione delle immagini (ad esempio il riconoscimento delle impronte digitali la trasmissione di video in diretta i raggi X e la scansione TC ecc.) Si propone quindi di implementare su FPGA una tecnica di rilevamento dei bordi che utilizza l'operatore di Sobel. L'algoritmo per questa tecnica sarà programmato utilizzando Verilog HDL e la simulazione sarà eseguita su Modelsim Simulator. Dopo l'esito positivo della simulazione l'algoritmo sarà sintetizzato su FPGA utilizzando il software di progettazione e sviluppo Xilinx e il progetto sarà testato sulla scheda FPGA Xillinx.