Tamanho ideal do buffer de reordenação para implementar ILP em superscalar

O paralelismo ao nível da instrução é o fator chave para melhorar o desempenho da CPU. O ILP pode ser alcançado em processadores superscalares ao nível da microarquitetura com a ajuda de vários componentes como estação de reserva buffer de reordenação predicação de ramificação etc. Este livro é um esforço para encontrar o melhor tamanho possível do buffer de reordenação para alcançar um nível significativo de ILP. Este livro detalha o processo para encontrar o tamanho ideal do buffer de reordenação usando o simulador PSATsim. Neste livro o Sr. Mathur detalhou o efeito de várias estruturas de estação de reserva e vários tipos de benchmarks no buffer de reordenação. Com base na análise de dados dessas métricas o Sr. Mathur tenta finalmente avaliar o tamanho mais favorável do buffer de reordenação.