Techniki projektowania energooszczędnego w układach FPGA

W niniejszej książce zaprojektowaliśmy 64-bitowy dekoder dekoder obsługujący Internet rzeczy (IoT) energooszczędny kontroler sygnalizacji świetlnej automatyczne bariery oparte na czujnikach na publicznych przejazdach kolejowych czujnik ładowania urządzeń mobilnych wykorzystujący standard LVCMOS IO biomedyczny zegarek na rękę czytnik Unicode dla języków greckiego łacińskiego i sindhi zegar cyfrowy oraz filtr FIR wykorzystujący Verilog. Korzystamy z Design Goal skalowania pojemności skalowania częstotliwości podejścia projektowego uwzględniającego temperaturę bramkowania zegara skalowania napięcia standardów LVCMOS IO standardów HSTL IO oraz standardów SSTL IO. Korzystamy z najnowszych układów FPGA Virtex-6 Kintex-7 i Artix-7 opartych na technologii 28 nm i 40 nm. Do szacowania mocy używamy XPower Analyzer a do symulacji języka opisu sprzętu - Xilinx. Podsumowując omówiliśmy ponad 10 różnych obwodów i 10 różnych technik energooszczędnych które pomogą badaczom i osobom uczącym się poznać te techniki i zastosować je we własnych projektach aby tworzyć energooszczędne projekty z wykorzystaniem języka Verilog.