Técnicas de design energeticamente eficientes em FPGA

Neste livro projetamos um descodificador de 64 bits um descodificador habilitado para Internet das Coisas (IoT) um controlador de semáforos com eficiência energética barreiras automáticas baseadas em sensores em cruzamentos ferroviários públicos um sensor de carga móvel usando o padrão LVCMOS IO um relógio de pulso biomédico um leitor Unicode de grego latim e sindhi um relógio digital e um filtro FIR usando Verilog. Além disso estamos a utilizar objetivos de design escala de capacitância escala de frequência abordagem de design com reconhecimento térmico clock gating escala de tensão padrões IO LVCMOS padrões IO HSTL e padrões IO SSTL. Estamos a utilizar os mais recentes FPGA Virtex-6 Kintex-7 e Artix-7 com tecnologia de 28 nm e 40 nm. Estamos a utilizar o XPower Analyzer para estimativa de potência e o Xilinx para simulação de linguagem de descrição de hardware. Em resumo cobrimos mais de 10 circuitos diferentes e 10 técnicas diferentes de eficiência energética que ajudarão pesquisadores e estudantes a aprender essas técnicas e aplicá-las em seus próprios projetos a fim de criar projetos energeticamente eficientes com Verilog.